JD-PIT 32位微机实验系统研究设计

            JD-PIT 32位微机实验系统研究设计
JD-PIT实验及开发系统是江大江电科教仪器公司为满足各大专院校进行“32位微机原理及高级接口技术”课程的开放式实验教学而精心设计的,其功能强大,包括了学习32位微机原理的软件调试实验平台和学习高级接口技术的硬件实验开发平台。本章将就该系统的功能和特点两方面进行简要的介绍。
2.1 JD-PIT实验系统的构成及特点
2.11系统构成
系统为32位微机原理和微机接口技术应用分别提供了实验于台。32位微机原理部分实验平台由一组支持在80386、奔腾及其以上PC 微机上的编程及调试工具组成。用户可以通过该调试工具按开放式实验原则来进行 32位微机保护模式下的 80X86实验程序的编制、运行及调试。微机接口应用部分,系统提供了硬件实验平台,并将实验分为基本接口和高级接口应用两部分。对于基本接口应用学习,JD-PIT系统经PCI总线扩展卡及转接逻辑为用户提供了一个仿真ISA接口,用户可以基于该接口学习常用接口芯片的编程及应用;对高级按口部分的学习,实验系统提供了全开放的简化PCI总线接口-ADD-ON总线接口及CPLD实验单元,使用户可以直接对PCI总线完成特定应用需要的接口设计,系统同时还提供了大量基于Windows 9x的VxD开发实验,和PCI总线应用扩展实例,用户可以参考这些实例快速掌握接回应用的实现方法。
表2-1-1 JD-PIT实验系统硬件内容
电路名称                 主要电路内容                                                                             
JD-PIT-PCI实验母板     S5933与PCI接口电路及S5933与nvRAM接口电路                                                 
ADD-ON总线单元           所有ADD-ON总线信号                                                                       
ADD-ON总线接口单元       40,50 口总线接口插座各 1个,74F245芯片                                                  
仿真ISA接口单元          40,50 口总线接口插座各 1个,仿真ISA总线信号、CPLD                                       
常用接口芯片实验单元                        8254、8255、16550、ADC574、DAC0832、SRAM6264、FLASH ROM29C256各一片,电子发声、电机控制(直流电机和步进电机)及温度控制单元                           
CPLD逻辑实验单元         CPLD(大规模可编程逻辑器件)及程序下载电路                                               
通用实验单元             转接母线                                                                                 
信号原单元                                  1HZ,10HZ,100HZ,1KHZ,10KHZ,100KZ,1MHz,2MHZ,4MHZ固定频率信号源                                                                               
开关及显示灯单元         16组拨动开关,16组显示灯,2组单脉冲触发电路                                              
系统电源                 ＋5V/2A,＋12V/0.2A(-12V/0.2A)                                                        
2.12系统功能及特点
1.先进的32位微机原理实验教学平台
系统提供了80386、奔腾及其以上微机上的调试操作软件,允许用户在32位微机实模式和保护模式下调试并运行实验程序,为用户提供了一个窥探80X86微处理器运行机制的窗口,使用户可以迅速了解32位微机的工作机制和过程,并掌握其编程方法,为学习32位微机接口技术和应用打下基础。
2.完善的基本微机接口技术实验教学平台
系统以PC 微机为主机,通过PCI总线扩展卡将PCI总线信号经扩展卡上的PCI总线控制芯片进行转换,转换成ADD-ON总线信号引入接口实验平台,再经过逻辑转换而形成仿真ISA总线接口,供作基本接口实验使用。
在接口实验单元中,系统提供了各种常用外围接口及其控制应用部件,如定时/计数器8254、并口 8255、串口 16550、静态存贮器 6264、闪存 29256、AD574、DA0832、键盘输入及 LED显示、二进制开关输入及发光管显示、电机及温度控制单元电路,从而全面支持“微机接口技术”及“微机控制应用”的各项实验内容。
3.可支持PCI总线扩展开发的高级接口技术实验教学平台
系统以PC 微机为主机,通过PCI总线扩展卡将PCI总线信号经扩展卡上的PCI总线控制芯片进行转换,转换成ADD-ON总线信号引入接口实验平台,并提供CPLD应用开发单元,使用户可以进行各种硬件接口逻辑的设计,由此进行PCI总线扩展应用实验及PCI总线的扩展应用开发。从而实现了集教学实验及应用开发为一体的多种功能。
系统还提供了 Windows VxD应用程序开发示例,使用户可以迅速掌握基于Windows的设备驱动程序开发。
4.对实验设计具有良好的开放性,增强学生综合设计能力
实验系统所具有的硬软件结构对用户的实验设计具有良好的开放特性,系统总线及各种外围接口器件都可由用户来操作连接,从而极大地提高了学生的实际和操作能力,避免了单纯验证式实验方式的弊病。
5.采用排线接线方式,提高了实验效率
硬件实验连线采用排线连接方式,极大地提高了实验效率和接线成功率,把学生和老师从单接线方式的反复接线查线、耗时耗力的困境中解脱出来,使学生可把注意力集中在硬软件设计和调试过程中。
6.系统提供了FLASH闪存,体现先进存贮技术。
7.高性能稳压开关电源
系统采用了具有抗短路、过流的高性能稳压开关电源,从而可以避免学生实验过程中因接线失误而导致的芯片或整机损坏情况。
2.2 JD-PIT实验系统的硬件环境
2.21 JD-PIT实验箱电路结构
JD-PIT实验系统由JD-PIT实验箱和JD-PIT-PCI总线扩展卡构成,JD-PIT实验箱上的电路单元主要分两部分:系统总线单元电路和扩展接口电路
系统总线单元电路
ADD-ON总线接口单元(ADD-ON CONNECTOR)
此单元位子实验箱最上方,提供JD-PIT-PCI总线扩展卡与JD-PIT实验箱的连接接口。系统提供的ADD-ON总线信号如表2-2-1示。
表2-2-1 系统提供的ADD-ON总线接口信号
信号线名称                                                       含义                                           
DQ[31:0]                                                        数据总线                                       
ADR[6:2],BE[3:0]
SELECT#,WR#,RD#                                                             访问ADD-ON寄存器
使用的控制信号                                            
WRFIFO,RDFIFO
WRFULL,RDEMPTY                                  访问FIFO使用的
专用信号                         
PTATN#,PTBURST#,PTBURST#,PTWR,
PTNUM[1:0],PTBE[3 0],PTADR#,PTRDY#  PASS-THRU访问
使用的接口信号                                                             
BPCLK,SYSRST#,IRQ#                                           系统信号                                       
EA14,EA15,EQ7—FQ4
(FWE;FRF,AMWEN,AMREN,FRC,FWC)                                         ADD-ON发起DMA
传输使用的控制信号                    
EA[7: 0],EA8(EMBCLK)                                            从ADD-ON端直接
写邮箱4字节3的控制信号          
ADD-ON总线单元(ADD-ON BUS UNIT)
提供所有的ADD-ON总线信号。
仿真ISA接口单元(SIMULATION ISA INTERFACE)
该单元提供的仿真ISA接口信号表2-2-2示
表2-2-2(a)系统提供仿真ISA 接口信号
信号线名称                      含义                           
XD[7:0]                           数据总线                       
XA[15:14]                         地址总线                       
XMER、XMEW、XIOR、XIOW      存储器读写信号,I/O读写信号  
IRQ                                中断信号(下降沿)             
IOY4、IOY3、IOYZ、IOYO             I/O设备片选                   
MYI、MYO                           存储器设备片选                 
表2-2-2(b)片选信号选择范围
信号线   相对偏移                       
IOY4     80-9FH                        
IOY3     60-7FH                        
IOY2     40-5FH                        
IOY0     00-1FH                        
MY0      0000-7FFFFH                    
MY1      8000-FFFFH                    
2.22扩展接口实验单元
1. 8254定时/计数器实验单元
8254定时/计数器实验单元由8254芯片组成。
主要实验：1. 计数应用实验  2.定时应用实验  3.电子发声装置 
2.8255并行接口实验单元
8255并行接口实验单元由8255芯片组成。
主要实验：1. 基本输入输出实验  2.流水灯显示实验  3.键盘及显示实验
3. 16550串行接口实验单元
该单元由一片16550构成,并配有标准RS-232C串行通讯接口。
主要实验：1.串行通信基础实验  2.串口自发自收应用实验  3.与PC串口通信应用实验  4。串口双机通信应用实验
4. 574 A/D转换实验单元
A/D转换实验单元由ADC574芯片及电位器电路组成。
主要实验：A/D转换实验
5. 0832 D/A转换实验单元
D/A转换实验单元由DAC0832芯片和LM324芯片构成。
主要实验：D/A转换实验
6. 存储器扩展实验单元
该单元由 SRAM6264芯片和 FLASH ROM芯片构成。
主要实验：1.静态存储器扩展实验 2.FLASH ROM 扩展实验
7. 键盘及LED显示实验单元电路
该单元由4个共阴数码块、2行4列键盘和LED 驱动器电路构成。
主要实验：PCI中断应用实验
8. 电子发声实验单元
电子发声实验单元由一只蜂鸣器和驱动电路构成。
9. 电机控制实验单元
电机控制实验单元由ULN2803电机接口芯片、一台四相八拍步进电机、一台DC12V直流电机及霍尔测速电路构成。
主要实验：1. 步进电机实验  2.计算机综合控制应用实验
10. 微型温度控制单元
由7810芯片产生＋10V的稳定电压和一个51欧的电阻构成回路。
11.  CPLD单元(PLD UNIT)
此单元位于实验板左中部,单元中装有一片大规模可编程逻辑器件(Lattice公司的isplsi1032)其管脚全部由排针引出。
主要实验：1. 访问S5933操作寄存器实验  2.邮箱应用实验  3.访问PASS-THRU区域实验  4.用FIFO实现总线DMA实验
12. CPLD下载单元(PC DRIVER)
此单元位于实验极左部,芯片编程时,用专用电缆将PC机并口连至PC-PORT排针,而将E-PLD排针连至 PLD UNIT单元的 EPLD单元相应排针即可。
13. 开关及发光二极管显示灯单元(SW-LED UNIT)
此单元位于实验极左下部,包括十六组拨动开关及显示灯,用来指示逻辑电平。注意:当显示灯亮时表示逻辑低电平,灭时表示逻辑高电平。
14. 单脉冲触发单元(KK UNIT)
包括两个单脉冲触发器,由74LS00芯片和微动开关等构成两路R-S触发器。单脉冲输出分上跳和下跳,分别以“＋”和“-”表示,其输出KKI'和KK2'是未经过消抖电路的输出端。
15. 信号源单元(SIGNAL UNIT)
信号源单元位于实验线路板左下方。
16. 转接母线
此单元由10组排针引线,圆孔单股导线插座组成,用于将排针形式的电路引脚和单股导线形式的引脚相互转换。从而为各实验单元的相互配合使用提供方便。
2.3 系统使用的ISA部分仿真信号
地址与数据信号线：
XA[15:0]：地址线输出，用来指出内存地址或I/O地址，在系统总线周期中由CPU驱动。
XD[7:0]：双向数据通路，连接I/O和外部存储器的数据接口，用来在CPU，存储
器及I/O端口之间传送数据，可利用XIOW＃，XIOR＃，XMEW＃，XMER＃来进行数据选通。
XIOW＃：I/O写命令输出，低电平有效。该信号由CPU或DMA控制器产生，由总线控制器驱动后送至总线。该信号指明在地址总线上有一个I/O端口地址，并指明数据总线上有一个要写至I/O端口数据。这一信号变成低电平时开始写操作，数据总线上的数据在XIOW＃上升沿时刻才能写入被寻址的端口。
XIOR＃：I/O读命令输出，低电平有效。该信号指明当前的总线周期是一个I/O端口读周期，同时地址总线上的地址是一个I/O端口地址，被寻址的数据送上数据总线由微处理器读取。在I/O信号上升沿由微处理器输入有效的数据。
XMEW＃：存储器写命令输出，低电平有效，用于请求从存储器读取数据。该信号由总线控制器驱动，它表明地址总线上有一个有效的存储器单元地址，数据数据总线上的数据要XMEW＃信号的上升沿写入这个单元。
XMER＃：存储器读命令输出，低电平有效，用于请求从存储器读取数据。 该信号由总线控制器驱动，它表明地址总线上有一个有效的存储器读地址，在XMER＃信号上升沿由微处理器读入有效的数据。
IRQ：中断信号（下降沿）。
IOY[4:0]：I/O设备片选。
MY[1:0]：存储器设备片选。